(DEVICE DESCRIPTION FILE: VMEBackplane connector for the box controller)
PACKAGE controllervmeconn
CLASS IC
PINCOUNT 450 
( 	A -> Add 0
	B -> Add 90
	C -> Add 180
	D -> Add 270
	E -> Add 360
)

PINORDER controllervmeconn , 
( A Column)
A1 A2 Red_Ret Blue_Ret Green_Ret HSync*_Ret VSync_Ret A8 A9 Scan_Ret Reset_Ret* ,
	Reserved0_Ret Reserved1_Ret Frame_Ret* Sync_Ret OutbndH_Ret Status_Ret InbndH_Ret,
	D0_Ret D1_Ret D2_Ret D3_Ret D4_Ret D5_Ret D6_Ret D7_Ret D8_Ret D9_Ret ,
	D10_Ret D11_Ret D12_Ret D13_Ret D14_Ret D15_Ret A35 A36 A37 A38 A39 A40 A41,
	A42 A43 A44 A45 A46 A47  XClkIn_Ret XEnIn*_Ret A50 A51 A52 A53 A54 A55 A56 A57 A58 A59,
	A60 A61 A62 A63 A64 A65 YClkIn_Ret YEnIn*_Ret A68 A69 A70 A71 A72 A73 A74 A75 A76,
	A77 A78 A79 A80 A81 A82 A83 ZClkIn_Ret ZEnIn*_Ret A86 A87 A88 A89 A90 ,

( B Column)

B1 B2	Red Blue Green HSync* VSync B8 B9  Scan Reset* Reserved0 Reserved1 ,
	Frame* Sync OutbndH Status InbndH D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 ,
	D13 D14 D15 B35 B36 B37 B38 B39 B40 InbndH1 InbndH2 InbndH3 InbndH4 InbndH5 ,
	InbndH6 InbndH7  XClkIn XEnIn* B50 B51 B52 B53 B54 B55 B56 B57 B58 B59 B60 ,
	B61 B62 B63 B64 B65 YClkIn YEnIn* B68 B69 B70 B71 B72 B73 B74 B75 B76 B77 B78 ,
	B79 B80 B81 B82 B83 ZClkIn ZEnIn* B86 B87 B88 B89 B90 ,

( C Column)
C1 C2 Mpb9 C4 C5 C6 C7 DaisyOutSpare ScanOut DisplayActive C11 C12 C13 C14 ,
	C15 C16 C17 C18 Disp0 Disp1 Disp2 Disp3 Disp4 Disp5 Disp6 Disp7 Disp8 Disp9 ,
	Disp10 Disp11 Disp12 Disp13 Disp14 Disp15 C35 C36 Clock Reset* Reserved0 ,
	Reserved1 Frame* Sync OutbndH Status0 InbndH0 BusSpare C47 C48 C49 C50 Data_,
	Enable* Data_Direction C53 C54  D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 ,
	D14 D15 C71 C72 C73 C74 C75 C76 C77 C78 C79 C80 C81 C82 C83 C84 C85 C86 C87 ,
	C88 C89 C90,

(D Column)

D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 D16 D17 D18 D19 D20 D21 ,
	D22 D23 D24 D25 D26 D27 D28 D29 D30 D31 D32 D33 D34 D35 D36 D37 D38 D39 D40 ,
	D41 D42 D43 D44 D45 D46 D47 XClkOut_Ret XEnOut*_Ret D50 D51 D52 D53 D54 D55 ,
	D56 D57 D58 D59 D60 D61 D62 D63 D64 D65 YClockOut_Ret YEnOut*_Ret D68 D69 D70 ,
	D71 D72 D73 D74 D75 D76 D77 D78 D79 D80 D81 D82 D83 ZClockOut_Ret XEnOut*_Ret ,
	D86 D87 D88 D89 D90 ,

(E Column)

E1 E2 FanSpareA0 FanSpareA1 FanSpareA2 FanSpareA3 FanSpareA4 FanSpareA5 ,
	FanSpareA6 FanSpareA7  FanSpareB0 FanSpareB1 FanSpareB2 FanSpareB3 FanSpareB4 ,
	FanSpareB5 FanSpareB6 FanSpareB7 FanSpareC0 FanSpareC1 FanSpareC2 FanSpareC3 ,
	FanSpareC4 FanSpareC5 FanSpareC6 FanSpareC7 FanSpareD0 FanSpareD1 FanSpareD2 ,
	FanSpareD3 FanSpareD4 FanSpareD5 FanSpareD6 FanSpareD7 E35 E36 E37 E38 E39 ,
	E40 Status1 Status2 Status3 Status4 Status5 Status6 Status7 XClockOut ,
	XEnOut*  E50 E51 E52 E53 E54 E55 E56 E57 E58 E59 E60 E61 E62 E63 E64 E65 ,
	YClockOut YEnOut* E68 E69 E70 E71 E72 E73 E74 E75 E76 E77 E78 E79 E80 E81 ,
	E82 E83 E84 ZClockOut ZEnOut* E87 E88 E89 E90 


FUNCTION G1 controllervmeconn , 
( A Column)
A1 A2 Red_Ret Blue_Ret Green_Ret HSync*_Ret VSync_Ret A8 A9 Scan_Ret Reset_Ret* ,
	Reserved0_Ret Reserved1_Ret Frame_Ret* Sync_Ret OutbndH_Ret Status_Ret InbndH_Ret,
	D0_Ret D1_Ret D2_Ret D3_Ret D4_Ret D5_Ret D6_Ret D7_Ret D8_Ret D9_Ret ,
	D10_Ret D11_Ret D12_Ret D13_Ret D14_Ret D15_Ret A35 A36 A37 A38 A39 A40 A41,
	A42 A43 A44 A45 A46 A47  XClkIn_Ret XEnIn*_Ret A50 A51 A52 A53 A54 A55 A56 A57 A58 A59,
	A60 A61 A62 A63 A64 A65 YClkIn_Ret YEnIn*_Ret A68 A69 A70 A71 A72 A73 A74 A75 A76,
	A77 A78 A79 A80 A81 A82 A83 ZClkIn_Ret ZEnIn*_Ret A86 A87 A88 A89 A90 ,

( B Column)

B1 B2	Red Blue Green HSync* VSync B8 B9  Scan Reset* Reserved0 Reserved1 ,
	Frame* Sync OutbndH Status InbndH D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 ,
	D13 D14 D15 B35 B36 B37 B38 B39 B40 InbndH1 InbndH2 InbndH3 InbndH4 InbndH5 ,
	InbndH6 InbndH7  XClkIn XEnIn* B50 B51 B52 B53 B54 B55 B56 B57 B58 B59 B60 ,
	B61 B62 B63 B64 B65 YClkIn YEnIn* B68 B69 B70 B71 B72 B73 B74 B75 B76 B77 B78 ,
	B79 B80 B81 B82 B83 ZClkIn ZEnIn* B86 B87 B88 B89 B90 ,

( C Column)
C1 C2 Mpb9 C4 C5 C6 C7 DaisyOutSpare ScanOut DisplayActive C11 C12 C13 C14 ,
	C15 C16 C17 C18 Disp0 Disp1 Disp2 Disp3 Disp4 Disp5 Disp6 Disp7 Disp8 Disp9 ,
	Disp10 Disp11 Disp12 Disp13 Disp14 Disp15 C35 C36 Clock Reset* Reserved0 ,
	Reserved1 Frame* Sync OutbndH Status0 InbndH0 BusSpare C47 C48 C49 C50 Data_,
	Enable* Data_Direction C53 C54  D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 ,
	D14 D15 C71 C72 C73 C74 C75 C76 C77 C78 C79 C80 C81 C82 C83 C84 C85 C86 C87 ,
	C88 C89 C90,

(D Column)

D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 D16 D17 D18 D19 D20 D21 ,
	D22 D23 D24 D25 D26 D27 D28 D29 D30 D31 D32 D33 D34 D35 D36 D37 D38 D39 D40 ,
	D41 D42 D43 D44 D45 D46 D47 XClkOut_Ret XEnOut*_Ret D50 D51 D52 D53 D54 D55 ,
	D56 D57 D58 D59 D60 D61 D62 D63 D64 D65 YClockOut_Ret YEnOut*_Ret D68 D69 D70 ,
	D71 D72 D73 D74 D75 D76 D77 D78 D79 D80 D81 D82 D83 ZClockOut_Ret XEnOut*_Ret ,
	D86 D87 D88 D89 D90 ,

(E Column)

E1 E2 FanSpareA0 FanSpareA1 FanSpareA2 FanSpareA3 FanSpareA4 FanSpareA5 ,
	FanSpareA6 FanSpareA7  FanSpareB0 FanSpareB1 FanSpareB2 FanSpareB3 FanSpareB4 ,
	FanSpareB5 FanSpareB6 FanSpareB7 FanSpareC0 FanSpareC1 FanSpareC2 FanSpareC3 ,
	FanSpareC4 FanSpareC5 FanSpareC6 FanSpareC7 FanSpareD0 FanSpareD1 FanSpareD2 ,
	FanSpareD3 FanSpareD4 FanSpareD5 FanSpareD6 FanSpareD7 E35 E36 E37 E38 E39 ,
	E40 Status1 Status2 Status3 Status4 Status5 Status6 Status7 XClockOut ,
	XEnOut*  E50 E51 E52 E53 E54 E55 E56 E57 E58 E59 E60 E61 E62 E63 E64 E65 ,
	YClockOut YEnOut* E68 E69 E70 E71 E72 E73 E74 E75 E76 E77 E78 E79 E80 E81 ,
	E82 E83 E84 ZClockOut ZEnOut* E87 E88 E89 E90 


END